SEMICONDUCTOR MEMORY DEVICE	
Patent Number:	JP3066092
Publication date:	1991-03-20
Inventor(s):	NAKAMURA KAN
Applicant(s):	FUJITSU LTD
Requested Patent:	□ <u>JP3066092</u>
Application Number:	JP19890202984 19890804
Priority Number(s):	
IPC Classification:	G11C11/406
EC Classification:	
Equivalents:	
Abstract	
PURPOSE:To reduce power consumption required for refreshing by storing access information of a memory area to which memory access is implemented and supplying a refresh signal only to a relevant memory area.  CONSTITUTION:A multiplexer 3 supplies refresh address signals R0 - R9 to memories M00 - M3n synchronously with a refresh timing signal phi2 supplied from a timing generator 1, and NAND gates NR0 - NR3 apply AND operation between an output signal of OR gates OR0 - OR3 and a row address strobe (RAS) timing signal RT to output RAS signals RAS0 - RAS3. Only a RAS signal corresponding to a FF keeping a data of H level among FFFF0 - FF3 is valid for refresh. Thus, no refresh is applied even at a refresh period to a memory area to which no access for read or write is implemented before refresh thereby reducing the power consumption.	
Data supplied from the esp@cenet database - I2	

 A second control of the ٠

the state of the s



® 日本国特許庁(JP)

⑩ 特 許 出 顯 公 開

# ◎ 公開特許公報(A) 平3-66092

௵Int. Cl.⁵

識別記号

庁内整理番号

@公開 平成3年(1991)3月20日

G 11 C 11/406

8323-5B G 11 C 11/34

363 K

審査請求 未請求 請求項の数 2 (全8頁)

64発明の名称 →

半導体メモリ装置

②特 顧 平1-202984

②出 願 平1(1989)8月4日

**연発 明 者 中 木** 

S. #

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

**创出 顯 人 富士通株式会社** 

神奈川県川崎市中原区上小田中1015番地

60代 理 人 弁理士 井桁 貞一 外2名

#### 明朝一音

#### 1. 発明の名称

半導体メモリ装置

### 2. 特許請求の範囲

モリ領域(NO ~Na) を、夫々のメモリ領域(NO~Na) に対応する所定のリフレッシュ信号で指定することにより、メモリ領域(NO~Na) 毎にリフレッシュ制御を行なう半導体メモリ装置において:

取はデータ書込みにおけるメモリアクセスが行なわれたメモリ領域のアクセス情報を保持してのみリフレッシュ時のリフレッシュ信号を供給するリフレッシュタイミング制御部(5) を備えたことを特徴とする半導体メモリ装置。

(1) ダイナミックメモリセルから成る複数のメ

(2) 請求項(1) の半導体メモリ製置において、 前記リフレッシュタイミング制御部はリセット 個号に同期して前記アクセス情報を消去すること を特徴とする。

### 3. 発明の詳細な説明

#### [基要]

リフレッシュ制御を必要とするダイナミックメ モリセルから成るメモリ領域を有する半導体メモ リ装置に関し、

所定周期で繰り返し行なうりフレッシュ動作に 起因する消費電力を低減することを目的とし、

実際にデータ読出し又は書込みのためのメモリアクセス動作が行なわれたメモリ領域に対してはリフレッシュ動作を行なうが、メモリアクセス動作が行なわれない残余のメモリ領域に対してはリフレッシュ動作を行なわないことによって消費電力の低減を図る構成とする。

### [産業上の利用分野]

本発明は、リフレッシュ制 を必要とするダイナミックメモリセルから成るメモリ領域を有する

半導体メモリ装置に関し、特に消費電力を低減す 半導体メモリ装置に関する。

近年、電子機器の小形化や携帯化等の傾向に伴って小容量電源で作動可能なものや電池駆動可能なものが望まれており、例えば、ラップトップ型パーソナルコンピュータ、同型式ワードプロセッサ、携帯型ターミナル、その他音響機器、ビデオ機器等の消費電力を低減することが装置の性能評価の上で極めて重要な事項となっている。

こうした電子機器は大容量の半導体メモリ装置 を内蔵しており、これらのメモリ装置の消費電力 を低級することが重要な課題である。

#### [従来の技術]

従来、大容量の半導体メモリ装置としては、集 被度の優れたダイナミックRAM(以下、DRA Mという)が使用されている。このような半導体 メモリ装置は、例えば第3図に示すように構成さ れており、ダイナミックメモリセルで形成されて いるメモリMag~Magに所定タイミングでロウア

**ゅを形成して出力する。** 

アドレスデコーダ2は、アドレスパスを介して供給される上位2ピットのアドレス信号Azo、Aziをデコードすることにより4種類の信号ANO ~ANI を発生する。そして、図示するように、各信号ANO ~ANI とRASタイミング信号RTをOR ゲートを介して所定のNANDゲートの一方の入力接点に印加し、更に、各NANDゲートの他方の入力接点にリフレッシュタイミング信号することにより、4種類のRAS信号RASO~RASIを形成する。又、各信号CASO~CASIを形成する。

RAS信号RASBとCAS信号CASGは第1のメモリプロックMoo〜MooのRAS端子とCAS端子、RAS信号RASIとCAS信号CASIは第2のメモリプロックMoo〜MooのRAS端子とCAS端子、RAS信号RASZとCAS信号CASZは第3のメモリプロックMoo〜MooのRAS端子とCAS端子、

ドレススロープ(Row Address Strobe)信号(以下、RAS信号という)RASO~RAS3とカラムアドレススロープ(Colsm Address Strobe)信号(以下、CAS信号という)CASO~CAS3を印加するののでは、まり任意のメモリ領局に関われてロウアドレス信号とカラムアド領景とカラムアド領景とカラムアドの協力を発生では、更にリードライト信号R/Tに同詞の統当してデータDO~Pmの統当し又は書込みを行な、所にリフレッシュ動作は、所にリフレッシュアドレス信号R。~R。を印加することにより行なう構成となっている。

更に詳述すると、タイミングジェネレータ1はマイクロプロセッサ(図示せず)等のコントロールバスを介して供給されるクロック信号CLIC、データ読取りタイミングを示すリード信号R、データの書込みタイミングを示すリフレッシュを保し、アーレッシュ動作のタイミング信号RT、CASタイミング信号CT、及びリフレッシュタイミング信号

RAS信号RAS3とCAS信号CAS3は第4のメモリブロックM<sub>30</sub>~M<sub>31</sub>のRAS増子とCAS端子に供給される。

夫々のメモリMoo〜Monは、マルチプレクサ3からの10ピットのアドレス信号A。〜Aio又はリフレッシュアドレス信号R。〜Rioが供給されるように配線され、更に、書込みと読出しを制御するためのリードライト信号B/Tが供給されるように配線されると共に、データDI〜Diの入出力線がバッファ回路を介して配線されている。

リフレッシュカウンタ4は、所定周期でカウント動作することにより10ビットのリフレッシュアドレス信号R。~Rinを出力し、そして、マルチプレクサ3がリフレッシュタイミング信号のに同期してリフレッシュアドレス信号R。~RinをメモリMoo~Monに供給すると共に、RAS信号RASO~RAS1を供給することにより、リフレッシュ動作が行なわれる。

尚、データ統出しの1サイクル期間Trdにおけるタイミングチャートを第4図に示し、RAS信

号RASO~RASSAが"L"レベルとなるのに同期してロウアドレスRAを供給すると共に、CAS質号CASO~CASSAが"L"レベルとなるのに同期してカラムアドレスCAを供給し、更に、リードライト信号R/Tを"H"レベルにすることにより、データDO~Daの出力が確定する。

又、データ書込み1サイクル期間Tviにおけるタイミングチャートを第5図に示し、RAS信号RASSの "L" レベルとなるのに同期してロウアドレスRAを、CAS信号CASS ~ CASSが "L" レベルとなるのに同期してカラムアドレスCAを供給し、更に、リードライト信号R/T を "L" レベルにすることにより、データDG~Dmの入力が確定する。

更に又、第6図に示すように、リフレッシュ助作はRAS信号RASE~RASEとアドレス信号RACE。って行なわれ、RAS信号RASE~RASEの発生に準じてメモリブロック毎にリフレッシュ動作が行なわれる。

が、メモリアクセス動作が行なわれない表余のメ モリ領域に対してはリフレッシュ動作を行なわな いことによって消費電力の低減を図る半導体メモ リ装置を対象とする。

このような半導体メモリ設置に対し本発明は、 DRAMからなる複数のメモリ領域MI~MIの リフレッシュ制御を、図示するようなRASタイ ミング制御部5によって行なう。

そして、このリフレッシュ動作の周期に同期して任意ピット数mのリフレッシュアドレス信号を 供給することにより、RAS信号RASO~RASEと鈎 [発明が解決しようとする課題]

しかしながら、このような従来の半導体メモリ 被匿にあっては、メモリ容量の大小に係わらず全 てのメモリ領域に対して所定周期でリフレッシュ 動作を行なう。従って、実際にはアクセスされな いメモリ領域、換言すれば、処理に必要なデータ を格納していない不使用のメモリ領域をもリフレ ッシュ動作を行なうので、電力を無用に消費する 問題があった。

本発明はこのような課題に置みて成されたものであり、リフレッシュ動作に要する前費電力を低 減することができる半導体メモリ装置を提供する ことを目的とする。

[課題を解決するための手段]

第1因は本発明の原理説明図である。

まず本発明は、DRAMからなるメモリ領域を 有する半導体メモリ装置において、実際にデータ の接受のためのメモリアクセス動作が行なわれる メモリ領域に対してはリフレッシュ動作を行なう

働してリフレッシュ動作を行なわせる。そして、メモリアクセスされたメモリ領域のデコード信号を飲メモリ領域に対応するデータ保持手段に真の値として保持し、アクセスされないメモリ領域のデコード信号は該メモリ領域に対応するデータ保持手段には、偽の値として保持されることにより、実際の処理に関係するメモリ領域だけをリフレッシュするように構成する。

尚、メモリ領域MIP~MIPを夫々が下位アドレス信号に対応する複数のアドレス空間を有するようにプロック化して、上位アドレス信号をアドレスデコーダ 6 でデゴードすることにより得られるRAS信号RASIOで見るを失々所定のメモリ領域MIP~MIPに対応して供給することにより、所謂パンクセレクト機能を有するリフレッシュ制御を行なってもよい。

又、各メモリ領域MI ~Ma を1パイト単位とし、各メモリ領域MI ~Ma に対してRAS信号 RASI~RASaを対応させてもよい。

#### [作用]

このような構成を有する本発明の半導体メモリ 装置によれば、メモリアクセスされたメモリ領域 に対するデコード信号はデータ保持手段に保持手段 に保持であるので、データは 保持されることとなり、一方、メモリアクセスさ れないメモリ領域に対するデコード信号はデータ 保持手段に保持されないのでリフレッシュ動作が 成されないこととなり、その結果、実質的に使用 されないメモリ領域に対する消費電力を低減する ことができる。

#### [実施例]

第2図は本発明の一実施例を示した実施例構成 説明図である。

まず、この実施例はパンクセレクト機能を有する半導体メモリ装置に関し、第1のパンクがメモリMoo~Moo、第2のパンクがメモリMoo~Moo、第2のパンクがメモリMoo~Moo

CT、及びリフレッシュタイミング信号 ø を発生する。

アドレスデコーダ2は、アドレスパスを介して 供給される上位2ピットのアドレス信号 A zo. A zoをデコードすることにより第1~第4のパン クに対応する4種類の信号 AMB ~ AMB を発生する。

OR。~OR。はORゲートであり、夫々所定の信号AMO~AMIが一方の入力接点に印加され、他方の入力接点に印加され、他方の入力接点には所定のフリップフロップFI。~FI、の出力信号が印加される。フリップフロップFI。~III、 本III ないでは大々所定の信号AMI~AMIが印加されるとこれを保持して保持期間中その信号を出力すると共に、リセット信号RSがリセット接点に印加されると初期化される機能を有する。

NA。 ~ NAs はNANDゲートであり、ORゲートOR。 ~ OR。の出力信号とRASタイミング信号RTの論理複演算を行なって、各パンクに対応するRAS信号RASO~RASIを出力する。

NC。~NC、はNANDゲートであり、信号AMO~AM3 とCASタイミング信号CTとの論理積減算

第3のパンクがメモリ $M_{20} \sim M_{21}$ 、第4のパンクがメモリ $M_{30} \sim M_{31}$ で構成され、夫々のパンクはマイクロプロセッサ等のアドレスパスを介して供給されるアドレス信号 $A_0 \sim A_{21}$ の内の下位20ピット $A_0 \sim A_{10}$ でアクセスされる1メガ番地地でのメモリ空間を有し、上位2ピットのアドレス信号 $A_{20}$ ,  $A_{21}$ が(0,0)で第1のパンク、アドレス信号 $A_{20}$ ,  $A_{21}$ が(1,0)で第3のパンク、アドレス信号 $A_{20}$ ,  $A_{21}$ が(1,0)で第3のパンク、アドレス信号 $A_{20}$ ,  $A_{21}$ が(1,1)で第4のパンクを指定し、第1のパンクから第4のパンクに向けて次第に上位アドレスのメモリ空間となっている。

まず、タイミングジェネレータ1はマイクロプロセッサ(図示せず)等のコントロールパスを介して供給されるクロック信号CLN、データ読取りタイミングを示すリード信号R、データの審込みタイミングを示すライト信号W、リフレッシュ動作のタイミングを示すリフレッシュ信号REP からRASタイミング信号RT、CASタイミング信号

を行なって、各パンクに対応する C A S 信号 CASO ~ CASSを出力する。

そして、RAS信号RASO〜RASIとCAS信号 CASI〜CASIは夫々特定のパンク毎のメモリMoo〜 MooのRAS信号入力端子とCAS信号入力端子 に供給されるように配頼されている。

マルチプレクサ3は、アドレスバスからの前段のマルチプレクサを介して供給される10ピットのアドレス信号MADD。~MADD。をデータ読取りサイクルとデータ書込みサイクルでメモリMoo~Msoのアドレス入力接点に転送し、リフレッシュサイクルではリフレッシュカウンタ4から出号R。~R。をメモリMoo~Msoのアドレス入力接点に転送するように、リフレッシュタイミング信号のに同期して切り換え動作する。

更に、夫々のメモリMoo〜Monは、普込みと説出しを制御するためのリードライト信号 I/V が供給されるように配 されると共に、データDO〜Do の名ピットに対応する入出力線がパッファ回路を

介して配線されている。

次に、かかる構成を育する実施例の作動を説明 する。

まず、データ統出しサイクルの動作は第4図と同様であり、RAS信号IASO~RASSが "L" レベルとなるのに同期してロウアドレスRAを示すアドレス信号IASO~ CAS信号CASO~ CASSが "L" レベルとなるのに同期してカラムアドレスCAを示すアドレス信号KADD。~NADD。を供給し、更に、リードライト信号R/Wを "H" レベルにすることにより、RAS信号とCAS信号で加定されたパンク中で且つアドレス信号A。~Aioで指定されたアドレスのデータDO~Daがアクセスされる。

ここで、フリップフロップ!!o ~ !! 」は、デコード信号AMB ~ AMB の内 "H" レベルとなった信号だけをセットする。例えば、第1のパンク中のアドレス空間がアクセスされた場合には、フリップフロップ!!o にヂコード信号AMB がセットされる。

を第6図に示すようなタイミングで供給する。ここで、フリップフロップII。~III。の内、 "H"レベルのデータを保持するものに対応するRAS 信号だけがプレーキをリフレッシュを有効とする。即ち、リフレッシュ動作前に読取り又は書込みのためのアクセスが行なわれたパンクに対応するRAS信号は"H"レベルのままとなるので有効となり、他のパンクに対してはRAS信号は"H"レベルのままとなるので、たとえりフレッシュの関期であってもリフレッシュ動作が行なわれない。

そして、メモリアクセスされるパンクが拡大するのに単じてリフレッシュされるメモリ領域が次 第に拡大することとなる。

このように、アクセスされないメモリ領域に対してはリフレッシュ動作を行なわないので消費電力を低減することができる。又、フリップフロップFIS ~FIFs は、電源投入直後のマイクロプロセッサのイニシャライズ期間に供給されるリセット信号RSに周期して初期化されるので、再動作を行

次に、データ 込み動作を説明すると、第5図に示すのと同様に、RAS信号RASO~RASIが "L" レベルとなるのに同期してロウアドレスRAを示すアドレス信号NADD。 ~ NADD。 を、CAS信号CASO~CASIが "L" レベルとなるのに同期してカラムアドレスCAを示すアドレス信号NADD。 ~ NADD。 を供給し、更に、リードライト信号R/T を "L" レベルにすることにより、RAS信号とCAS信号で担定されたパンク中で且つアドレス信号A。 ~ A1。で指定されたアドレスのメモリ空間にデータDO~Daが舎込まれる。

ここで、フリップフロップFI。~FFs は、データ統取りサイクル関様に、デコード信号ANN ~ANN の内 "H" レベルとなった信号だけをセットする。

次に、リフレッシュ動作を説明する。まず、マルチプレクサ3がリフレッシュタイミング信号をに同期してリフレッシュアドレス信号R。~R。 をメモリMoo~Msaに供給すると共に、RASタイミング信号RTに問期してRAS信号RAS8~RAS8

なっても、リフレッシュ助作に対する消費電力の 低減化が図られる。

#### [発明の効果]

以上説明したように本塾明によれば、メモリアクセスされたメモリ領域に対するRAS信号はデータ保持手段に保持され且つリフレッシュタイミングに同期して所定周期のリフレッシュ動作が成されるのでデータは保持されることとなり、一方、メモリアクセスされないメモリ領域に対するRAS信号はデータ保持手段に保持されないのでリフレッシュ動作が成されないこととなり、その結果、実質的に使用されないメモリ領域に対する消費電力を低減することができる。

4. 図面の簡単な説明

第1図は本発明の原理説明図:

第2図は実施例の構成説明図;

第3図は従来例の構成説明図:

第4図はDRAMの読出しタイミングを示すタイ

ミングチャート、;

第5図はDRAMの春込みタイミングを示すタイ

ミングチャート:

第6図はDRAMのリフレッシュタイミングを示すタイミングチャートである。

#### 図中の符号、

1:タイミングジェネレータ

2, 6:アドレスデコーダ

3:マルチプレクサ

4:リフレッシュカウンタ

5:RASタイミング制御部

FI ~FI:データ保持手段


Plo ~Pls:フリップフロップ

MI ~ M a : メモリ領域

Moo~ Maa: メモリ


011 ~ 0R1 : ORF-1


HRS - HRS . HCO - HCS : NANDY- F



本発明の原理説明図

## 第 1 図






従来の構成説明図


第 3 図

## 特開平3-66092(8)[




リードサイクルのタイミングティート

### 第 4 図



ライトサイクルの タイミングテャート

## 第 5 図



リフレッシュサイクルの タイミングチャート

## 第6図